{"id":1298,"date":"2021-10-01T06:23:56","date_gmt":"2021-10-01T04:23:56","guid":{"rendered":"https:\/\/www.hsu-hh.de\/ti\/?page_id=1298"},"modified":"2021-10-01T10:04:51","modified_gmt":"2021-10-01T08:04:51","slug":"hardwareunterstuetzung-fuer-neuronale-netze","status":"publish","type":"page","link":"https:\/\/www.hsu-hh.de\/ti\/hardwareunterstuetzung-fuer-neuronale-netze","title":{"rendered":"Hardwareunterst\u00fctzung f\u00fcr Neuronale Netze"},"content":{"rendered":"\n

Hardwareimplementierung Neuronaler Netze<\/h1>\n\n\n\n

Im Gegensatz zur \u00fcblichen Softwaresimulation gestattet die Implementierung von Neuronalen Netzen in Hardware prinzipiell eine parallele Arbeitsweise und damit eine wesentliche Beschleunigung vor allem in der Lernphase. Deshalb steht im Vordergrund die Untersuchung verschiedener Algorithmen und Applikationen Neuronaler Netze im Hinblick auf eine m\u00f6gliche Realisierung in Hardware.<\/p>\n\n\n\n

Es wird ein Ansatz verfolgt, die starke Fehlertoleranz konnektionistischer Strukturen zu nutzen, um die aufwendigen, aber exakten arithmetischen Schaltungen durch wesentlich einfachere, auf stochastischen Rechenverfahren basierende Schaltungen zu ersetzen. Die Funktionsf\u00e4higkeit des Verfahrens bei kleinen Netzen ist durch Simulationen und einen Prototyp-Chip belegt. Aktuelle Untersuchungen besch\u00e4ftigen sich mit Fragen zum Einsatz in gr\u00f6\u00dferen Netzen.

\"neurochipgros\"

Layout des entwickelten Neuro-Chip

\"pckartegross\"
Foto der realisierten PC-Platine<\/p>\n\n\n\n

Verantwortliche Mitarbeiter f\u00fcr dieses Projekt waren Liyun Zhu\u00a0,\u00a0K. Fangh\u00e4nel\u00a0\u00a0und\u00a0Dr.\u00a0K. K\u00f6llmann\u00a0. Die Arbeitsergebnisse im Zusammenhang mit diesem Projekt flossen in die Dissertation „Parallele\u00a0Hardware\u00a0f\u00fcr Backpropagation-Netze auf der Basis stochastischer Rechenwerke“ von\u00a0K.-R. Riemschneider\u00a0\u00a0ein. Weitere Ver\u00f6ffentlichungen zu diesem Thema stehen zum\u00a0Download\u00a0bereit.<\/p>\n","protected":false},"excerpt":{"rendered":"

Hardwareimplementierung Neuronaler Netze Im Gegensatz zur \u00fcblichen Softwaresimulation gestattet die Implementierung von Neuronalen Netzen in Hardware prinzipiell eine parallele Arbeitsweise und damit eine wesentliche Beschleunigung vor allem in der Lernphase. Deshalb steht […]<\/p>\n","protected":false},"author":53,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":{"footnotes":""},"categories":[4],"tags":[],"class_list":["post-1298","page","type-page","status-publish","hentry","category-forschung"],"_links":{"self":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages\/1298","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/users\/53"}],"replies":[{"embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/comments?post=1298"}],"version-history":[{"count":4,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages\/1298\/revisions"}],"predecessor-version":[{"id":1325,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages\/1298\/revisions\/1325"}],"wp:attachment":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/media?parent=1298"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/categories?post=1298"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/tags?post=1298"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}