{"id":1286,"date":"2021-09-30T13:32:38","date_gmt":"2021-09-30T11:32:38","guid":{"rendered":"https:\/\/www.hsu-hh.de\/ti\/?page_id=1286"},"modified":"2021-09-30T13:32:38","modified_gmt":"2021-09-30T11:32:38","slug":"rekonfigurierbare-hardware-und-prozessorarchitektur","status":"publish","type":"page","link":"https:\/\/www.hsu-hh.de\/ti\/rekonfigurierbare-hardware-und-prozessorarchitektur","title":{"rendered":"Rekonfigurierbare Hardware und Prozessorarchitektur"},"content":{"rendered":"\n<h1 class=\"wp-block-heading\"><strong>Rekonfigurierbare\u00a0Hardware\u00a0und Prozessorarchitektur<\/strong><\/h1>\n\n\n\n<p>In der heutigen Rechnerlandschaft werden mehrere Prozessorarchitekturen eingesetzt. Trotz immer mehr verbesserten Implementierungen, ist in manchen F\u00e4llen die Ausf\u00fchrungsgeschwindigkeit von standard Prozessoren nicht ausreichend. Dies gilt insbesondere f\u00fcr Echtzeitanwendungen. F\u00fcr solche Anwendungen werden h\u00e4ufig die sogenannten ASIC\u2019s (Application Specific Integrated Circuits) eingesetzt. Dabei wird eine&nbsp;Hardware&nbsp;f\u00fcr die L\u00f6sung einer bestimmten Aufgabe optimal programmiert. Der Nachteil dabei ist, da\u00df ASICs wenig Flexibilit\u00e4t bieten. \u00c4ndert sich beispielsweise die Aufgabenstellung, so ist das bestehende ASIC nicht mehr daf\u00fcr geeignet, da es nur f\u00fcr eine bestimmte Aufgabe konzipiert worden ist. In diesem Fall mu\u00df ein anderes ASIC entwickelt werden.<\/p>\n\n\n\n<p>Es gibt eine weitere Familie von&nbsp;Hardware, die es erlaubt, mit mehr Flexibilit\u00e4t Hardwarel\u00f6sungen zu implementieren. Wenn die&nbsp;Hardware&nbsp;auf den sogenannten Field Programmable Gate Array\u2019s (FPGAs) basiert, kann sie mehrmals rekonfiguriert werden. Somit bietet jede Konfiguration der&nbsp;Hardware&nbsp;eine M\u00f6glichkeit, eine andere Aufgabe zu l\u00f6sen. Zus\u00e4tzlich bleibt dabei die schnelle Ausf\u00fchrung weitgehend erhalten, da im Allgemeinen eine Hardwarel\u00f6sung immer schneller als eine Softwarel\u00f6sung ist.<\/p>\n\n\n\n<p>Viele Anwendungen sowie Rechner- und Prozessorarchitekturen wurden schon mit Hilfe solcher rekonfigurierbaren&nbsp;Hardware&nbsp;implementiert. Unsere Forschungsarbeiten verfolgen die&nbsp;&nbsp;Idee einer dynamischen Prozessorarchitektur. Bei den modernen Prozessorarchitekturen werden mehrere spezialisierten Funktionseinheiten und die dazu geh\u00f6rigen Register definiert, die parallel arbeiten k\u00f6nnen. Damit wird eine sehr hohe Befehlsparallelit\u00e4t erm\u00f6glicht und der Befehlsdurchsatz des Prozessors entsprechend hinaufgesetzt. Solche Funktionseinheiten werden fest verdrahtet w\u00e4hrend der Prozessorherstellung bereitgestellt.&nbsp;&nbsp;Bei einer dynamischen Prozessorarchitektur wird erst w\u00e4hrend der Programmausf\u00fchrung mit Hilfe der&nbsp;Hardware&nbsp;Rekonfiguration festgelegt, welche&nbsp;Hardware&nbsp;Ressourcen (Funktionseinheiten, Register,&#8230;) zur Verf\u00fcgung gestellt werden.&nbsp;&nbsp;Aus dieser Forschung sollen Kenntnisse \u00fcber die M\u00f6glichkeit einer Realisierung solcher \u00dcberlegungen gewonnen werden. Dar\u00fcber hinaus sollen Schlu\u00dffolgerungen \u00fcber die erzielte Prozessorleistung sowie \u00fcber den&nbsp;Hardware-Verbrauch unter Ber\u00fccksichtigung bestimmter Parameter (Chipfl\u00e4che, Stromverbrauch,&#8230;) gezogen werden.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Rekonfigurierbare\u00a0Hardware\u00a0und Prozessorarchitektur In der heutigen Rechnerlandschaft werden mehrere Prozessorarchitekturen eingesetzt. Trotz immer mehr verbesserten Implementierungen, ist in manchen F\u00e4llen die Ausf\u00fchrungsgeschwindigkeit von standard Prozessoren nicht ausreichend. Dies gilt insbesondere f\u00fcr [&hellip;]<\/p>\n","protected":false},"author":53,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":{"footnotes":""},"categories":[4],"tags":[],"class_list":["post-1286","page","type-page","status-publish","hentry","category-forschung"],"_links":{"self":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages\/1286","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/users\/53"}],"replies":[{"embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/comments?post=1286"}],"version-history":[{"count":1,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages\/1286\/revisions"}],"predecessor-version":[{"id":1287,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/pages\/1286\/revisions\/1287"}],"wp:attachment":[{"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/media?parent=1286"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/categories?post=1286"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.hsu-hh.de\/ti\/wp-json\/wp\/v2\/tags?post=1286"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}