Wissenswerkstatt Rechensysteme

Dettlaff-Günther, C.; Zeidler, H. Ch.

Didaktische Strukturierung und Evaluierung <ML>³-basierter Lernobjekte

Tavangarian, D., Luke, U. (Hrsg.): Structured eLearning: Wissenswerkstatt Rechensysteme.Universität Rostock,  Rostock 2004, pp. 71 - 81

Dettlaff-Günther, C.; Lucke, U.; Tavangarian, D.; Voigt, D.; Zeidler, H. Ch

Teachware Aspects and Their Description Particularly Through XML. Educational Multimedia

Proc. ED-Media, 2002 Denver

Dettlaff-Günther, C.; Zeidler, H. Ch

Evaluating user interaction by linking XML based educational material and client side interaction

Proc. ICL 2002, Villach

Dettlaff-Günther, C.; Zeidler, H. Ch

Modular, scalable and interchangeable learning objects, concepts, impact and realisation

Proc. Paper O028 ICEE 2002, Manchester

Dettlaff-Günther, C.; Zeidler, H. Ch

Strukturierung der gemeinsamen Informationsbasis - notwendige Voraussetzung und Ergebnis kooperativer Lernprozesse

Proc. [in Druck] GI-Jahrestagung Informatik 2002, Dortmund

Rekonfigurierbare Hardware und Prozessorarchitektur

Niyonkuru, A.; Zeidler, H. Ch.

Partial und Dynamically Reconfiguration of Xilinx Virtex-II FPGAs

in Inter. Conference on Field-Programmable Logic and Applications, FPL 2004, Aug.-Sept. 2004, Antwerp, Belgium

Niyonkuru, A.; Zeidler, H. Ch.

Designing a Runtime Reconfigurable Processor for General Purpose Applications

Proc. 18^th Intern. Parallel and Distributed Processing, IPDPS 2004/RAW 2004 Santa Fe, New Mexico, USA, April 2004

Niyonkuru, A.;  Zeidler, H. Ch.

Evaluation of Run-Time Reconfiguration for General-Purpose Computing

Workshop Proc. ARCS 2004, Organic and Pervasive Computing, Augsburg, March 2004, pp. 145 - 154

Niyonkuru, A.; Eggers, G.; Zeidler, H. Ch

A Reconfigurable Processor Architecture

Proc. 12th Int. Conf. Field-Programmable Logic and Applications 2002, Montpellier

Hardwareunterstützung für Neuronale Netze

Zhu, L.

Zum Lernverhalten von Backpropagation-Netzen auf der Basis stochastischer Rechentechnik

Dissertation Hamburg 2000

Fanghänel, K., Köllmann, K., Pleßmann, R., Riemschneider, K.-R., Zeidler, H. Ch.,

Parallel Bit-Stream Neurohardware for Blind Separation of Sources,

Proceedings of the ICASSP 97, München, April 1997, pp. 4149-4152

PDF-Version, 636 KB

Hein, R.; Köllmann, K.; Riemschneider, K.-R.; Zeidler, H. Ch.

Zum Entwurf Neuronaler Netze in stochastischer Rechentechnik

GI/ITG, Fachgruppe Architekturen für hochintegrierte Schaltungen, Workshop Custom Computing, Dagstuhl 19.-21.6.1996

PDF-Version, 158 KB

Riemschneider, K.-R.

Parallele Hardware für Backpropogation-Netze auf der Basis stochastischer Rechenwerke

Dissertation, Hamburg 1996

PDF-Version ohne gescannte Abbildungen, 1.5 MB

Hein, R.; Köllmann, K.; Martiny, I.; Riemschneider, K.-R.; Zeidler, H. Ch.

Backpropagation Hardware Based on Bit-Stream Coding Using Amounts of Parallel Random Sources

NEURAP'96, Marseille 20.-22.3.1996

PDF-Version, 385 KB

Köllmann, K.; Riemschneider, K.-R.; Zeidler, H. Ch.
On-Chip Backpropagation Training Using Parallel Stochastic Bit Streams

Fifth International Conference on Microelectronics for Neural Networks and Fuzzy Systems, MicroNeuro'96, Lausanne 12.-14.2.1996

Riemschneider, K.-R.; Zeidler, H. Ch.

Parallel Bit-Stream HardwareImplementation of Backpropagation

IEEE Symposium on Parallel and Distributed Computing, San Antonio, Texas, 1995

Riemschneider, K.-R.
Massiv-parallele Backpropagation-Netze auf der Basis stochastischer Rechenwerke
DFG-Berichtskolloquium, RWTH Aachen, Juli, 1994

Riemschneider, K.-R.

OnChip-Backpropagation-Training mittels stochastischer Arithmetik

techn. Dok. mikroelektronische Machbarkeitstudie Neurohardware, Universität der Bundeswehr Hamburg, 1994

Einsatz von Neuronalen Netzen in der Signalklassifikation

Raps F.; Fanghänel, K.; Köllmann, K.; Zeidler, H. Ch.
HF-Band Emitter Detection and Segmentation Based on Image Processing
Proc. IEEE Int. Military Com. Conf. MILCOM 2001, McLean V.A, October  2001, UH13

Fanghänel, K.;
HF-Signalklassifikation mit Selbst-Organisierenden Karten
Dissertation Hamburg 2001
PDF-Version, 5789 KB

Fanghänel, K.; Köllmann, K.; Raps F.; Zeidler, H. Ch.
Classifying Emitters in the High Frequency Range with Self-Organizing Maps
Proc. IEEE Int. Joint Conf. on Neural Networks, Como, July 2000, vol. 6, pp. 265-269

Fanghänel, K.; Köllmann, K.; Raps F.; Zeidler, H. Ch.
Einsatz neuronaler Netze zur Peilwertverifikation
Wehrtechnisches Symposium "Elektronische Kampfführung", BAkWVT, Mannheim, 1999

Hein, R.; Köllmann, K.; Zeidler, H. Ch.
Comparison of Statistical and Neural Methods for Identifying Broadband Signals
5. Int. Conf. RADAR SYSTEMS, Brest, May 1999

Hein, R.
Zur Robustheit von Ähnlichkeitsbestimmungen unter verlustbehafteter Datenkompression
Dissertation Hamburg 1999

Fanghänel, K.; Hein, R.; Köllmann, K.; Zeidler, H. Ch.
Optimizing Wavelet Transform Coding Using a Neural Network
Proc. IEEE Intern. Conference on Information, Communications and Signal Processing ICICS '97, 9.-12. September 1997, Singapore, Vol. 3, pp. 1341-1343
PDF-Version, 109 KB

Intelligente Massenspeicher

Akelbein, J.-P.; Zeidler, H. Ch.
Leistungsanalyse für lokale dateiorientierte Massenspeicher auf der Basis des linearen Dateisystems
Proc. 15. ITG/GI-Fachtagung Architektur von Rechensystemen, Jena 1999, pp.179-188

Akelbein, J.-P.; Zeidler, H. Ch.
Intelligente Platten
ix 5/99, pp.137-141

Akelbein, J.-P.
Ein Massenspeicher mit höherer logischer Schnittstelle
Dissertation Hamburg 1998,  Aachen Shaker, 1998  ISBN 3-8265-4429-3

Akelbein, J.-P.; Zeidler, H. Ch.
Der File Controller - Schnittstelle zu einem dateiorientierten Massenspeicher
Tagungsband der 14. ITG/GI-Fachtagung, 8.-11.9.1997 in Rostock, erschienen im VDE-Verlag ISBN 3-8007-2295-X, pp. 153-162
PDF-Version, 241 KB

Akelbein, J.-P.; Zeidler, H. Ch.
Das Konzept eines File Controllers und seine Einbindung in bestehende Betriebssysteme
Informatik - Forschung und Entwicklung, Springer-Verlag Heidelberg, Band 11, Heft 33, 1996, pp. 136-148
PDF-Version, 214 KB  

Leistungsbewertung von Rechensystemen

Eggers, G.; Zeidler, H. Ch.
Efficient Clock-Cycle Precise Simulation at Architecture Level in C++
Proc. 11^th IEEE Int. Workshop on Rapid System Prototyping, Paris, June 2000, pp. 222-227

Eggers, G.; Zeidler, H. Ch.
Werkzeuge zur Leistungsanalyse von Echtzeit-Rechensystemen
Uniforschung 2000, UniBw Hamburg, pp. 9-16

Nowottnick, P.
Ein Werkzeug zur Leistungsbewertung von Echtzeit-Rechensystemen
Dissertation Hamburg 1998, Aachen Shaker, 1998 ISBN 3-8265-4358-0

Eggers, G., Zeidler, H. Ch.
A Simulation Environment for Hardware/SoftwareAnalysis of Real-Time Systems,
Proc. MOSIS'97, Hradec nad Moravici (Czech Republic), April 1997, Vol. 1, pp. 149-154
PDF-Version, 72 KB

Eggers, G.; Nowottnick, P.; Zeidler, H. Ch.
An Environment Supporting the Optimization Process of Embedded Systems
Embedded Microprocessor Systems, pp. 383-392, C. Müller-Schloer et. al. (Eds.), IOS Press, Amsterdam, Netherlands, 1996, ISBN 90 5199 300 5
PDF-Version, 166 KB

Nowottnick, P.; Zeidler, H. Ch.
ASAP - A Tool Supporting Performance Evaluation of Embedded Systems
Real-Time Magazine - OMI Special Issue, 96/3
PDF-Version, 250 KB